FPGA alapú jelfeldolgozó

Moderátor: Sanya

Avatar
Sanya
Hozzászólások: 132
Csatlakozott: 2016.03.09. 07:44
Tartózkodási hely: Dunakeszi / Sopron
Kapcsolat:

#1 FPGA alapú jelfeldolgozó

Hozzászólás Szerző: Sanya » 2016.03.31. 10:21

A DAC építése az alapoktól topicban említett FPGA alapú megvalósítást itt folytassuk, bár kapcsolódik a DAC építése topichoz, annak csak egy részét a bemenetet és a digitális jelek átalakítását fedi le. Minden ötletet és javaslatot itt osszunk meg egymással.

Avatar
Sanya
Hozzászólások: 132
Csatlakozott: 2016.03.09. 07:44
Tartózkodási hely: Dunakeszi / Sopron
Kapcsolat:

#2 Re: FPGA alapú jelfeldolgozó

Hozzászólás Szerző: Sanya » 2016.03.31. 10:44

A koncepció a következő lenne a tervek szerint:

Kiválasztottam egy megfelelő képességekkel rendelkező, elérhető árú FPGA (Field Programmable Gate Array) chip-et. Ez a Xilinx XC6SLX4 és XC6SLX9 típusó chip. Tokozását tekintve még DIY körülmények között is beültethető tqfp144-es tokozású. Eléggé elterjedt, a teljes fejlesztői környezete ingyenesen hozzáférhető.

Tervezek hozzá egy megfelelő nyák-ot, pontosabban kettőt, egyet SMPS, egyet pedig LDO táppal. Mindkét fajtából beültetetek hármat. Egyet a fejlesztésre, kettőt pedig fenntartva a fórumtársak közötti megosztásra. Egyenlőre a moduláris koncepciót követve, azaz a nyákon nem lesz csatlakozó és DAC, hanem egy tüskesorral lesz ileszthető bármilyen kísérleti vagy akár végleges környezetbe. A nyák tartalmazni fogja a két quartz oszcillátort is a későbbi fejlesztéseket szem előtt tartva.

Természetesen a nyák terveket, illetve az esetleges gyártáshoz szükséges Gerber file-okat itt meg fogom osztani.

Az FPGA tervezése nem a megszokott VHDL nyelven történik, hanem logikai áramköri szinten. A logikai áramkörök kapcsolási rajzait itt meg fogom osztani mindenkivel. A project semmilyen egyéb forrást nem fog tartalmazni, tehát a teljes áramköri megvalósítás kapcsolási rajz szinten fog történni. A project file-ok (méretük miatt) ide nem kerülnek fel, természetesen ha valaki igényt tart rá akkor p.ü.-ben jelezze, és elküldöm.

Minden itt megosztásra kerülendő rajz szabadon felhasználható, mindenki úgy fejleszti tovább ahogyan akarja.

Ha valakinek van a fejlesztéssel kapcsolatban bármilyen ötlete, kívánsága vagy javaslata, szívesen fogadom.

A tervek szerint az alábbi funkciókat fogja tartalmazni:

1. S/PDIF bemenet megvalósítása, igény szerint többet, kapcsolható formában
2. I2S bemenet, szintén többet, hogy több forrás között kényelmesen lehessen váltani
3. I2S RJ átalakítást tetszőlegesen változtatható felbontásban (ez fog elkészülni elsőnek)
4. Bármilyen típusú DAC illesztési lehetőség (legyen az soros vagy akár párhuzamos bemenetű)
5. Reclock megvalósítása külső, megfelelő pontosságú órajel segítségével
6. FIFO megvalósítása a reclock segítésére

Az FPGA kialakítása modul rendszerű lesz, a fenti funciók közül akár csak egy vagy akár az összes megvalósítható lesz egy chip-ben.

dyscus
Hozzászólások: 1579
Csatlakozott: 2016.03.21. 23:14
Tartózkodási hely: Kecskemét

#3 Re: FPGA alapú jelfeldolgozó

Hozzászólás Szerző: dyscus » 2016.03.31. 14:01

Hajrá! Ez az igazi DIY.

Toto
TotoWood Lab
Hozzászólások: 1381
Csatlakozott: 2016.02.14. 16:26

#4 Re: FPGA alapú jelfeldolgozó

Hozzászólás Szerző: Toto » 2016.03.31. 15:20

Ez tényleg nagyon jó.
Lenne hozzá két kérésem:

1. Nagyon gyors legyen. (ne legyen jelentős késleltetése az eszköznek)
2. Esetleg 21 vagy 22 bit összehozása 4 darab 20 bites AD1862-vel. (szimmetrikusan hajtva)

És így már nagy előnyre tesz szert az FPGA.

Avatar
Sanya
Hozzászólások: 132
Csatlakozott: 2016.03.09. 07:44
Tartózkodási hely: Dunakeszi / Sopron
Kapcsolat:

#5 Re: FPGA alapú jelfeldolgozó

Hozzászólás Szerző: Sanya » 2016.03.31. 16:50

Az adatlapja alapján a pin-to-pin Tpd 6ns alatti. Működési határfrekvencia pedig 950MHz, illetve a leggyorsabb típusnál (amit nehéz beszerezni) 1080MHz. Ha és amennyiben szükséges lesz a belső PLL modul használata, az általa előállított órajelre megadott jitter maximális értéke +-150ps.

Bár nem igazán világos számomra, hogy miért fontos a késleltetés. A DAC-ok meghajtása természetesen egyszerre történik, tehát a DAC-ok közötti időbeli eltérés pontosan 0ns lesz. A teljes jelfeldolgozás (kivéve persze a tervezett FIFO-t) nem haladja meg a 10ns-ot.

A 2. pontot pontosítsuk egy kicsit:
Számomra a differenciális meghajtás azt jelenti, hogy az egy csatornához tartozó két DAC ellenütemben (azaz kettes komplemensben) kapja meg ugyanazt a PCM mintát. Erre gondolsz? Ha igen, akkor nem értem a 21 vagy 22 bit felbontását kettő vagy négy DAC-ra. Azt értem, hogy a 21 bitből matematikailag kétszer 20 bit adódik, de akkor vagy az egyik vagy a másik DAC műküdik, nem pedig a kettő egyszerre.

patrik96
Hozzászólások: 36
Csatlakozott: 2016.03.28. 17:32

#6 Re: FPGA alapú jelfeldolgozó

Hozzászólás Szerző: patrik96 » 2016.03.31. 19:25

Örülök hogy hazánkban is van vállalkozó kedv. Szerintem érdemes megnézni pl ezt (Ian FIFO II. stb munkáit) http://www.diyaudio.com/forums/group-bu ... ost4357477
Mert az is jól szól..., moduláris felépítésű, van hozzá dual clock,

Toto
TotoWood Lab
Hozzászólások: 1381
Csatlakozott: 2016.02.14. 16:26

#7 Re: FPGA alapú jelfeldolgozó

Hozzászólás Szerző: Toto » 2016.03.31. 20:40

10ns tényleg nem sok. Sőt, perfekt.

Ugye 22 bitet eltudnánk úgy érni, ha csatornánként 4 darab AD1862 D/A-t alkalmaznánk.
Az, hogy később ugye a felét, kettőt invertálunk, itt még nem lényeg.

Figyelembe vennénk csak az első 22 bit MSB-t, és ebből a 22-ből az utolsó 2 bit LSB-t.
Egy függvény azon dolgozna, hogy az első 20 bit MSB-hez hozzáadna mindig egy bitet egészen 11111111111111111111-ig.
Másik pedig a 22 bitnek a két LSB-jét figyelné, és az alapján döntené el, hogy most az eredeti 20 bit MSB-t adná az x. számú D/A-nak,
vagy pedig a kiszámolt, itt leírt első függvény értékét.

Persze a 4 darab D/A-nál fontos, hogy NR1, NR2 láb össze legyen kötve, elkerülve a gain errort, és még mérni is kellene.

Amúgy FPGA-hoz nem értek, de ha ez megoldható frankón, akkor tuti megérné kivitelezni. És igen, csatornánként 4 kimenet kell,
ami összesen 8 data vezetéket jelent, ezenfelül lenne global clock és global LE.

Avatar
Sanya
Hozzászólások: 132
Csatlakozott: 2016.03.09. 07:44
Tartózkodási hely: Dunakeszi / Sopron
Kapcsolat:

#8 Re: FPGA alapú jelfeldolgozó

Hozzászólás Szerző: Sanya » 2016.04.01. 07:55

Toto:
A kiválasztott FPGA-nak összesen 102 nem dedikált, tetszőlegesen felhasználható IO lába van. Én ebből a kísérleti nyák-on töskesorra kivezetek 40 darabot, négyes csoportokban GND-vel elválasztva. Azt hiszem ez egy darabig elegendő lesz, akár 8 DAC meghajtására is. Az IO lábak funkcionálisan bármik lehetnek, kimenetek és bemenetek vegyesen.

Amit meg tudsz fogalmazni szöveges leírással, vagy algoritmussal, vagy akár bármilyen pszeudó kóddal, azt bele tudom szerkeszteni az FPGA-ba. Neked csak annyi dolgod van, hogy leírd pontosan, hogy mit szeretnél.

Ez egyébként akár egy alacsony fokszámú FIR szűrő is lehet, bár a koefficiensek kalkulációját ebben az esetben a bonyolultsága miatt nem vállalnám be, de a megvalósítása megoldható.

Toto
TotoWood Lab
Hozzászólások: 1381
Csatlakozott: 2016.02.14. 16:26

#9 Re: FPGA alapú jelfeldolgozó

Hozzászólás Szerző: Toto » 2016.04.01. 14:24

Köszönöm tényleg a támogatást.

Annyi a lényeg tényleg, hogy I2S 24 bit jelből csináljunk 22 bites jelet 8 darab AD1862-vel összesen.
És mivel szimmetrikusan lenne alkalmazva az AD, így kettőt belőle invertálni kellene egyértelműen csatornánként, de az összeredményben meglenne a 22 bit. Esetleg SPDIF-et támogassa ezenkívül, és szerintem tényleg jó eszközről lesz szó.

Fontos, hogy minden D/A egyszerre működjön.
Tehát még-egyszer összefoglalva: 4 darab AD csatornánként, kettő PCM jele invertálva, ebből kihozva a 22 bitet I2S 24 bit bemenő jellel, és egy SPDIF támogatás, mondjuk 4 darab optikaira és 4 darab koaxra, és ami ezeket a bemeneteket vezérli.

Avatar
Sanya
Hozzászólások: 132
Csatlakozott: 2016.03.09. 07:44
Tartózkodási hely: Dunakeszi / Sopron
Kapcsolat:

#10 Re: FPGA alapú jelfeldolgozó

Hozzászólás Szerző: Sanya » 2016.04.01. 15:16

Miczo küldött egy linket ahol a másik fórumon boncolgattad a 20bit átalakítását 22bit-re 4 DAC segítségével. Az elgondolásod leírása többszöri elolvasás után sem volt egyértelmű számomra (ezt betudom annak hogy már péntek van és nem fog az agyam). Visszább olvasva megtaláltam az elv bemutatását, így már világossá vált, hogy mit szeretnél.

Megfogalmazom egy kicsit egyszerűbben, remélem jól fogtam meg a lényeget:

Adott egy 22 bites PCM minta. Ennek veszem a felső 20 bitjét, ez legyen a továbbiakban X. Marad tehát az alsó két bit, melynek összesen négy állapota lehetséges az alábbiak szerint:
00, 01, 10, 11

Adott négy DAC, melyeknek analóg együttfutását megoldod. Legyen ez A,B,C és D.

Ezek alapján ha a bejövő PCM minta alsó két bitje:

00: A=X , B=X , C=X , D=X (tehát mindegyik DAC megkapja a bejövő PCM minta felső 20 bitjét)
01: A=X , B=X , C=X , D=X+1 (tehát a D-vel jelölt DAC a bejövő PCM minta felső 20 bitjét eggyel megnövelve kapja meg)
10: A=X , B=X , C=X+1 , D=X+1
11: A=X , B=X+1, C=X+1 , D=X+1

Mivel a bejövő PCM minta kettes komplemensben van kódolva, így nem kell a legfelső (előjel) bitet vizsgálni, az eggyel történő növelés mind a pozitív, mind pedig a negatív számtartományban a kívánt eredményt fogja adni.

Zárójelben jegyezném csak meg, hogy a szimmetrikus meghajtásra tervezett invertáló megoldás alapvetően egyes komplemensben adja meg a PCM mintát, nem kettes komplemensben, tehát az invertálás nem egyenlő az előjel váltással. Gyakorlatban a kettes komplemenst az egyes komplemensből úgy lehet képezni, hogy az egyes komplemens eredményhez hozzáadunk egyet. Ebből adódik, hogy az invertált megoldásnál pontosan 1LSB hiba fog keletkezni. Az igaz, hogy legalább lineárisan, ami valószínűleg a gyakorlatban nem okoz problémat, tehát az invertálás megállja a helyét.

A négy (vagy nyolc) DAC pontos együttfutásáról az órajelük és a latch beíró vezerlőjelük fog gondoskodni, például úgy, hogy ezek a jelek közösek lesznek az összes DAC esetében.

Toto
TotoWood Lab
Hozzászólások: 1381
Csatlakozott: 2016.02.14. 16:26

#11 Re: FPGA alapú jelfeldolgozó

Hozzászólás Szerző: Toto » 2016.04.01. 15:36

Igen, ezt jól leírtad, valahogy így lenne ideális megoldani. Ezzel az FPGA-s megoldás nagyon nagy előnyre tenne szert.

Avatar
Sanya
Hozzászólások: 132
Csatlakozott: 2016.03.09. 07:44
Tartózkodási hely: Dunakeszi / Sopron
Kapcsolat:

#12 Re: FPGA alapú jelfeldolgozó

Hozzászólás Szerző: Sanya » 2016.04.07. 14:08

Elkészült a nyák terve a jelfeldolgozó modulnak. Mint a nyák terven is látható egy modult alkot, mely tüskesorral csatlakozhat bármilyen fogadó környezetbe. Ahogy terveztem kétféle változatban készült el a terve, egy SMPS, egy pedig LDO táppal:
FPGA_SMPS_V1.0.png
FPGA_SMPS_V1.0.png (63.37 KiB) Megtekintve 1586 alkalommal
Ahogy ígértem mellékelem a Gerber file-okat és az anyaglistát. Egyenlőre még csak a terv létezik, összerakva és kipróbálva még nincs.
FPGA_SMPS_V1.0.zip
(30.92 KiB) Letöltve 14 alkalommal.
FPGA_Audio_Board_BOM.xls
(33 KiB) Letöltve 10 alkalommal.
Hamarosan összefoglalom a fontosabb tudnivalókat is a modulról.

Avatar
Sanya
Hozzászólások: 132
Csatlakozott: 2016.03.09. 07:44
Tartózkodási hely: Dunakeszi / Sopron
Kapcsolat:

#13 Re: FPGA alapú jelfeldolgozó

Hozzászólás Szerző: Sanya » 2016.04.07. 14:32

A modul 5V-os tápról üzemel. Az adatlapok alapján mind az SMPS, mind pedig az LDO változat mehetne 12V-ról is, de a tervezett szűrő kondenzátorok 10V-os példányok, így eddig a tápfeszültségig bármivel meghajtható. A bemeneti tápfeszültség nincs közvetlenül felhasználva. A táp az FPGA számára előállítja a 3.3V-os IO és az 1.2V-os core feszültséget. A tápfeszültség szűrésére csak kerámia kondenzátorok kerültek felhasználásra. A 3.3V-os feszültség a tüskesoron is megjelenik, így további szűrés is alkalmazható, bár alapvetően nincs rá szükség.

A modul 40 darab szabad felhasználható IO lábbal rendelkezik. Fontos, hogy az IO lábak tápfeszültség tűrése 3.3V, ezt meghaladni nem szabad. Amennyiben 5V-os logikához lesz illesztve ezt szem előtt kell tartani. Gyakorlatban ez csak a bemeneteknél fontos, a 3.3V-os kimenet minden gond nélkül meg tudja hajtani az 5V-os bemenetet. Fordított irányban a szintillesztésről gondoskodni kell, ami a relativ kis frekvenciát figyelembe véve egy szimpla két ellenállásból álló feszültség osztó is lehet.

Az IO lábak számozása:
A0 - A7
B0 - B7
C0 - C7
D0 - D7
E0 - E7
Négyes csoportokban van a tüskesorra kivezetve, a csoportok között GND lábakkal. Az egymás mellett lévő (A0-A1, A2-A3, stb.) IO lábak az FPGA oldaláról differenciális jelpárokat képeznek, amit a későbbi kisérletezés során fel lehet használni. A nyák egyszerűsége miatt a differenciális párok nincsenek sem impedanciára sem pedig hosszra illesztve, de ez a relativ alacsony frekvencia miatt nem okoz majd problémát.

A modulon kettő darab egymástól független XO került kialakitásra az órajelek számára, illetve helyet kapott még pár status LED is a jobb oldalon.
A modulról egyenlőre semmilyen formában nincs kapcsolási rajz, igy ezzel jelenleg nem tudok szolgálni.

Az előző hozzászólásból kimaradt az LDO-s változat file-ja, ezt most pótlom:
FPGA_LDO_V1.0.zip
(28.72 KiB) Letöltve 8 alkalommal.

Toto
TotoWood Lab
Hozzászólások: 1381
Csatlakozott: 2016.02.14. 16:26

#14 Re: FPGA alapú jelfeldolgozó

Hozzászólás Szerző: Toto » 2016.04.07. 15:18

Ez valóban nagyon ígéretesnek érkezik, köszönet érte!

Ha lesz lehetőség csoportos megrendelésre a kész modulokhoz, akkor be fogok szállni mindenképpen.

Ha az LDO nincs eldöntve még, talán az ADM7150 vagy ADM7151-el lehetne próbát tenni. Van fix. 3.3V-os változat is.
Clocknak pedig a CCHD-957-et javasolnám. (SMD méretben)

Avatar
Sanya
Hozzászólások: 132
Csatlakozott: 2016.03.09. 07:44
Tartózkodási hely: Dunakeszi / Sopron
Kapcsolat:

#15 Re: FPGA alapú jelfeldolgozó

Hozzászólás Szerző: Sanya » 2016.04.07. 15:56

Egyenlőre az a célom, hogy legyen prototípus szinten pár működő darab. Gyártásban mondjuk nem gondolkodtam, pontosabban nem ez az elsődleges szempont. A nyákot érdemes gyártatni, itt ugyebár a több olcsóbb, a beültetés relatíve egyszerűen megvalósítható. Én mondjuk szó szerint a konyhaasztal sarkán szoktam beültetni. A kedvedért minden alkatrész látható, csak a beültetési oldalon vannak. Bár ez jelen esetben nem pont a leg optimálisabb (hidegitő kondenzátorok közelebb helyzhetőek a lábakhoz ha a túloldalon vannak), de ebben a modulban ez elmegy.

Az LDO-s változat terve is megvan már, csak a képét nem töltöttem fel eddig, ezt most megteszem:
FPGA_LDO_V1.0.png
FPGA_LDO_V1.0.png (60.16 KiB) Megtekintve 1559 alkalommal
Jelenleg LD1117/LM1117 szerepel az áramkörben, de ez persze nem szentirás. Ami (lehetőleg) az LD helyére befér azt célszerű használni, illetve fontos, hogy legyen belőle 1.2V-os változat is, vagy a változtatható változatban le lehessen menni ilyen alacsony feszültségre. Ha jól láttam az ADM7150 adatlapját, ennek az utóbbi követelménynek nem felel meg.

A CCHD-957-et én is nézegettem a tervezés során. Igazság szerint komoly dilemmám volt/van az oszcillátort illetően. Mi a fontosabb, a pontosság vagy az alacsony fáziszaj? Elérhető árfekvésben van nagyon pontos 1-2ppm, illetve nagyon alacsony fáziszajú TXCO és OXCO kvarc is, de amit eddig találtam az vagy az egyik vagy a másik feltételnek felel meg.

Toto
TotoWood Lab
Hozzászólások: 1381
Csatlakozott: 2016.02.14. 16:26

#16 Re: FPGA alapú jelfeldolgozó

Hozzászólás Szerző: Toto » 2016.04.07. 16:40

CCHD-957 talán már megfelelő kategória. Persze lehet sokkal drágább clockot is venni, de kérdés, megéri-e?
Tudom, hogy nem gyártás a cél, viszont fontos, hogy legyen előre összeépített, kipróbált darabok. Sajnos az SMD forrasztáshoz se eszközöm,
se kedvem nincs, pláne egy ilyen volumenű projektnél.

Avatar
Sanya
Hozzászólások: 132
Csatlakozott: 2016.03.09. 07:44
Tartózkodási hely: Dunakeszi / Sopron
Kapcsolat:

#17 Re: FPGA alapú jelfeldolgozó

Hozzászólás Szerző: Sanya » 2016.04.07. 18:58

Toto:
Természetesen ha odáig jut a project akkor szívesen összerakok Neked egy modult, illetve limitált darabszámban azoknak is akit még érdekel. Bár megfelelő berendezéseim nekem sincsenek, ezt abszolút hobbi szinten űzöm, nem ez a szakmám. Míg nyákot tervezni szeretek a beültetésért már annyira nem rajongok. Szerencsére ez viszonylag egyszerű modul, ha összeszedem magam akkor kb. 15-20 perc alatt beültethető.

Avatar
Rézfaszú bagoly
Hozzászólások: 212
Csatlakozott: 2016.03.25. 10:05
Tartózkodási hely: Bubo Cupropenis barlang, Gerecse hegység

#18 Re: FPGA alapú jelfeldolgozó

Hozzászólás Szerző: Rézfaszú bagoly » 2016.04.07. 20:51

Tápban a LT3042 jó megoldás, mert a referencia nem feszültség, hanem áram, azaz bármilyen kimeneti feszültség esetén ugyanazt a zajtényezőt tudja, mellesleg a PSRR is jó 10MHz-ig.
Engem is nagyon érdekel a projekt, az smd beforrasztás nem akkora probléma, mint annak tűnik, és a nyákgyártás is megoldható akár kis szériában is, kitűnő minőségben (és nem Kínában)
Diszkrét oszcillátor kapcsolással nagyon kis fáziszaj valósítható meg, egyszerű eszközökkel, olcsón.

Toto
TotoWood Lab
Hozzászólások: 1381
Csatlakozott: 2016.02.14. 16:26

#19 Re: FPGA alapú jelfeldolgozó

Hozzászólás Szerző: Toto » 2016.04.07. 20:56

Nem ártana feltenni mérést erről a diszkrét eszközről. Ha jobb, mint az SMD-s CCHD-957, akkor szerintem már nem szabad várni vele.
Használjuk az ár/minőség kategória legjobb órajelgenerátorát.

Avatar
Sanya
Hozzászólások: 132
Csatlakozott: 2016.03.09. 07:44
Tartózkodási hely: Dunakeszi / Sopron
Kapcsolat:

#20 Re: FPGA alapú jelfeldolgozó

Hozzászólás Szerző: Sanya » 2016.04.08. 07:44

Rézfaszú bagoly írta:Tápban a LT3042 jó megoldás, mert a referencia nem feszültség, hanem áram, azaz bármilyen kimeneti feszültség esetén ugyanazt a zajtényezőt tudja, mellesleg a PSRR is jó 10MHz-ig.
Engem is nagyon érdekel a projekt, az smd beforrasztás nem akkora probléma, mint annak tűnik, és a nyákgyártás is megoldható akár kis szériában is, kitűnő minőségben (és nem Kínában)
Diszkrét oszcillátor kapcsolással nagyon kis fáziszaj valósítható meg, egyszerű eszközökkel, olcsón.
Elnézésed kérem, rosszul fogalmaztam. Miután a gyártási és a gyárthatósági teszten átment a terv utána töltöttem fel a fórumba a képet és a terveket. A kétféle nyák már gyártásban van, kezdetnek mindkét fajtából öt-öt darab. Mivel nem tartottam kritikusnak az időt, így kb. két hét múlva lesz kész.

A táp kérdéskörrel kapcsolatban annyi megjegyzésem volna, hogy bármit ki lehet próbálni. Bár a nyákon van táp, nem feltétlenül kell azt használni. Azt azonban nem szabad elfelejteni, hogy a tápnak legalább 800mA-t, de inkább 1A-t kell tápáganként szolgáltatni. Az SMPS változatban mind a két tápág 3A-ig terhelhető.

Értem én, hogy fontos a tápnál a zajtényező, de ez alapvetően mégis csak egy digitális áramkör. Magának az FPGA-nak 21(!) darab táplába van, mindegyik egyesével hidegítve az előírt értékű szűrő kondenzátorral. Egy kicsit olyan ez a kérdéskör, mint ha Toto stoppedclock áramkörét látnánk el tápfeszültséggel, és ehhez szeretnénk megfelelő LDO-t választani.

Avatar
Sanya
Hozzászólások: 132
Csatlakozott: 2016.03.09. 07:44
Tartózkodási hely: Dunakeszi / Sopron
Kapcsolat:

#21 Re: FPGA alapú jelfeldolgozó

Hozzászólás Szerző: Sanya » 2016.04.08. 08:10

Oszcillátor kérdéskör:

A CCHD-957 adatlapja alapján az alábbi paraméterekkel rendelkezik:
Ára kb. 6000-7000 Ft
49.152MHz (1024fs)
25ppm
-98dBc/Hz @ 10Hz
-129dBc/Hz @ 100Hz
-152dBc/Hz @ 1kHz
-161dBc/Hz @ 10kHz
-167dBc/Hz @ 100kHz
-168dBc/Hz @ 1MHz
-169dBc/Hz @ 10MHz

Amiket én találtam:

Epson mezei XCO (ez szerepel az anyaglistában):
Ára 476 Ft
49.152MHz (1024fs)
50ppm
-91dBc/Hz @ 10Hz
-120dBc/Hz @ 100Hz
-143dBc/Hz @ 1kHz
-154dBc/Hz @ 10kHz
-157dBc/Hz @ 100kHz
-158dBc/Hz @ 1MHz

Ilsi TXCO (ez is szerepel az anyaglistában):
Ára 1391 Ft
19.2MHz (ez nem annyira jó, de előállítható belőle a szükséges érték)
(TXCO-ból nincs audio számára megfelelő érték)
1ppm (!)
-86dBc/Hz @ 10Hz
-115dBc/Hz @ 100Hz
-138dBc/Hz @ 1kHz
-146dBc/Hz @ 10kHz
(nincs több adat)

Tehát a kérdés még mindig adott, mi a fontosabb? A pontosság vagy a fáziszaj?

Avatar
Rézfaszú bagoly
Hozzászólások: 212
Csatlakozott: 2016.03.25. 10:05
Tartózkodási hely: Bubo Cupropenis barlang, Gerecse hegység

#22 Re: FPGA alapú jelfeldolgozó

Hozzászólás Szerző: Rézfaszú bagoly » 2016.04.08. 09:44

A hőmérséklet függés nem annyira fontos, mint a fáziszaj, ami a jitterrel szoros kapcsolatban van.
http://www.analog.com/media/en/training ... MT-008.pdf
Olyat kellene nézni, ahol az alacsony frekvenciás fáziszajt is megadják (<10Hz)
Az alacsony frekis fáziszaj egyesek szerint a sztereo térre van jól hallható hatással.
Mindenesetre én úgy tervezném meg az oszcillátor helyét a nyákon, hogy árnyékolható legyen, és akár egy diszkrét (smd persze) clock is elférjen alatta.
2 tranzisztor, néhány rc elem + kvarc + sönt tápocska 3cm2-en elfér, és van olyan jó, mint egy tokos osszcillátor.
Kéne egy Agilent szélessávú jel analizátor, esetleg valakinek a munkahelyén?

Orgon
Hozzászólások: 50
Csatlakozott: 2016.03.07. 02:33

#23 Re: FPGA alapú jelfeldolgozó

Hozzászólás Szerző: Orgon » 2016.04.08. 12:34

http://www.diyaudio.com/forums/digital- ... lator.html

Tudom, irgalmatlanul hosszu tema, de diszkret clock ugyben szvsz. "kotelezo olvasmany".

Avatar
Sanya
Hozzászólások: 132
Csatlakozott: 2016.03.09. 07:44
Tartózkodási hely: Dunakeszi / Sopron
Kapcsolat:

#24 Re: FPGA alapú jelfeldolgozó

Hozzászólás Szerző: Sanya » 2016.04.08. 14:49

Hát igen. Ez egy külön témakört érdemelne. Az FPGA dedikált órajel bemenetekkel rendelkezik. Ezek huzalozása az FPGA-n belül kiemelt jelentőségű a minimális (gyakorlatilag nulla) jelkésleltetés elérése miatt. Jelenleg a modulon kialakított kettő kvarc egy-egy dedikált órajel bemenetre csatlakozik. Mivel magának az FPGA-nak összesen 32 darab órajel bemenete van, ezeknek egy része az IO tüskesoron kivezetésre került. Gyakorlatilag ez azt jelenti, hogy lehetőséget biztosít a kísérletezésre, külső órajellel történő ellátásra.

Szem előtt tartva, hogy a jelenlegi modul kialakítás a DAC építése az alapoktól témában kitalált moduláris elvű építést követi, mely azért nem tekithető végleges változatnak. Ha a tesztek és a kísérletek eredménye megszüli a megfelelő oszcillátor megoldást, akkor arra, és természetesen a teljes környezetre (bemenetek, kezelő szervek, DAC, stb.) célszerű egy újabb nyákot készíteni. Az összehuzalozott modul rendszerű kialakítás amúgy is zavar és zaj forrása lehet.

Többek között az sem világos (még) számomra, hogy vajon az alacsony fázis zajra való törekvés azért fontos, hogy a jelfeldolgozás minél pontosabb legyen, vagy azért fontos, hogy minél kevésbé zavarja az analóg áramköröket. Szem előtt tartva, hogy alapvetően meglévő digitális jel feldolgozásáról van szó, ahol is kérdéses annak megfelelő pontossága, hiszen az alacsony fáziszaj már az ADC számára is fontos, azaz kérdéses, hogy a feldolgozandó jel vajon mennyire tökéletes forrásból származik. Ezen javítani ugyebár nem igazán lehet, legfeljebb tovább rontani nem szabad rajta.

Avatar
gabor80
Hozzászólások: 242
Csatlakozott: 2016.03.07. 20:20

#25 Re: FPGA alapú jelfeldolgozó

Hozzászólás Szerző: gabor80 » 2016.04.08. 20:39

Ez nekem is érdekes téma, szeretnék én is egy komoly clockot a normál smd kockák helyett.
Láttam is jó cuccokat csak igen drágák. Az alacsony fáziszaj lenne sztem is a megfelelőbb. Egész szép analóg, széles teret lehet nyerni vele, sok részletet, ahogy olvastam. Kérdés mennyi az elégségesen alacsony jitter a dac bemenetén mérve. Ugy olvastam pár (5-10) ps rms alattinál már nem javul észlelhetően a minőség, téralkotás.

Kérdés hogy ehhez érdemes e ehhez pl. 0,01 ps alatti clock, ilyeneket láttam elég drágán.
Csak az AD1862 ad neked erőt és mindent lebíró akaratot. De azért az AK4497-el sem jövünk dühbe :D

Toto
TotoWood Lab
Hozzászólások: 1381
Csatlakozott: 2016.02.14. 16:26

#26 Re: FPGA alapú jelfeldolgozó

Hozzászólás Szerző: Toto » 2016.04.14. 16:52

Egy biztos: Én igényt tartok egy darabra, a clock szerintem legyen CCHD-957.
Tápegységből a nem kapcsolóüzemű érdekel inkább.

Lenne egy mindenevő I2S bemente (teljesen mindegy, hogy az 16 bit, 24 bit, 32 bit), illetve egy frankó SPDIF bemenete is. (ha megoldható)
És akkor 2x4 felé ágazva, fele "invertál"va, 22 összbittel.

Avatar
Sanya
Hozzászólások: 132
Csatlakozott: 2016.03.09. 07:44
Tartózkodási hely: Dunakeszi / Sopron
Kapcsolat:

#27 Re: FPGA alapú jelfeldolgozó

Hozzászólás Szerző: Sanya » 2016.04.25. 12:26

Elkészültek a megtervezett nyákok. Indulhat a beültetés.
FPGA_AudioBoard_small.JPG
FPGA_AudioBoard_small.JPG (646.83 KiB) Megtekintve 1267 alkalommal

Avatar
saraha
Hozzászólások: 40
Csatlakozott: 2016.03.06. 08:16
Tartózkodási hely: Székesfehérvár

#28 Re: FPGA alapú jelfeldolgozó

Hozzászólás Szerző: saraha » 2016.04.25. 13:44

Beszarás ez is milyen....Ti nem is DIY-erek vagytok.....

Avatar
Sanya
Hozzászólások: 132
Csatlakozott: 2016.03.09. 07:44
Tartózkodási hely: Dunakeszi / Sopron
Kapcsolat:

#29 Re: FPGA alapú jelfeldolgozó

Hozzászólás Szerző: Sanya » 2016.04.25. 14:01

saraha írta:Beszarás ez is milyen....Ti nem is DIY-erek vagytok.....
Lehet. De ettől még a kapcsolási rajzot meg kell tervezni, a nyákot szintén meg kell tervezni, majd be kell ültetni és éleszteni kell az áramkört. Szerintem ez is szép feladat.

Egy négyrétegű nyákot (a fenti az) nem tudok legyártani otthon. Egy TQFP tokozást fotoreziszt maszk nélkül, főleg 0.5mm-es osztással nem olyan egyszerű beforrasztani. Egy olyan nyákon ahol 40-50MHz-es jelek haladnak már számít a kialakítás. Ráadásul jelenleg már ott tartunk, hogy bizonyos esetekben olcsóbb gyártatni, mint otthon saját kezűleg elkészíteni...

Avatar
KD mester
Hozzászólások: 2545
Csatlakozott: 2016.02.14. 18:02

#30 Re: FPGA alapú jelfeldolgozó

Hozzászólás Szerző: KD mester » 2016.04.25. 14:02

saraha írta:Beszarás ez is milyen....Ti nem is DIY-erek vagytok.....
Hát igen, ez már azért profibb szintű project. diy nyákon nehezen lehetne kivitelezni.

Avatar
KD mester
Hozzászólások: 2545
Csatlakozott: 2016.02.14. 18:02

#31 Re: FPGA alapú jelfeldolgozó

Hozzászólás Szerző: KD mester » 2016.04.25. 14:13

A nyák megtervezése se kis munka lehetett...

Toto
TotoWood Lab
Hozzászólások: 1381
Csatlakozott: 2016.02.14. 16:26

#32 Re: FPGA alapú jelfeldolgozó

Hozzászólás Szerző: Toto » 2016.04.25. 19:32

Milyen D/A chipekkel lesz alkalmazva?
22 bites 4x20 bit régi multibites D/A-kat kipróbálod rajta?

Avatar
Sanya
Hozzászólások: 132
Csatlakozott: 2016.03.09. 07:44
Tartózkodási hely: Dunakeszi / Sopron
Kapcsolat:

#33 Re: FPGA alapú jelfeldolgozó

Hozzászólás Szerző: Sanya » 2016.04.26. 07:58

Nos a helyzet nem ilyen egyszerű.

A beültetéssel és az élesztéssel még messze nincs készen a project. Az igazi DIY része csak ezután következik, meg kell tervezni az FPGA logikai hálózatát és ki kell próbálni. Ehhez kellenek az ötletek (amikból már szép számmal írtál) és a tesztek. Tudom szégyen és gyalázat, de nekem még nincs DAC-om. Szeretnék építeni, de odáig még nem jutottam el. Én az esetek döntő többségében LP-ket hallgatok, ahhoz meg nem kell DAC...

Alapvetően én azért "tévedtem" erre a fórumra, illetve kezdetben a másikra, mert a meglévő Troelsgravesen féle Poor Man's Strad három utas Seas hangfalaimhoz szerettem volna egy KD mester által tervezett B100-as buffert és meghajtót készíteni. Menet közben pedig leragadtam a digitális témáknál...

Neked Toto, illetve a többi fórumtársnak már igen nagy tapasztalatotok van a DAC-ok és a digitális bemenetek illesztése terén, tehát van összehasonlítási alapotok. Ezt a projectet én úgy képzelem el, hogy a felmerült ötletek alapján megtervezem és elkészítem az FPGA logikai hálózatát, és az próbálja ki a saját környezétében aki szeretné. A kipróbálás után lesznek újabb tapasztalatok és vélemények (esetleg újabb ötletek) melyek alapján pontosítom és finomítom az FPGA logikai hálózatát.

Mivel minden tervet itt meg kívánok osztani, így értelem szerűen mindenki számára adott lesz a lehetőség saját irányba fejleszteni a projectet.

miczo
Hozzászólások: 244
Csatlakozott: 2016.03.06. 07:47
Tartózkodási hely: Miskolc

#34 Re: FPGA alapú jelfeldolgozó

Hozzászólás Szerző: miczo » 2016.04.26. 09:56

Sanyának külön köszönet ezért a projektért és a teljeskörü megosztásért, jómagam nem biztos hogy belevágtam volna egy ilyen területbe (FPGA). De így, hogy a van aki a tervezési és hardwares buktatókat már sikeresen átugrotta, nagyobb a kedv. :D Mondjuk hozzám a programozás része közelebb van, azt talán hamarabb elsajátítom, mint a nagyfrekvenciás áramkörtervezést. Ahhoz tényleg komoly tapasztalat kell.

Nekem az alábbi DAC-ok vannak itthon amivel tuduk próbálni: PCM56P-K, PCM61P, PCM69, PCM63P-K, PCM1702-K, PCM5102, WM8741, AD1860N-K, AD1865N-K, AD1862N-J, TDA1541AR1, TDA1543, TDA1545, SAA7321, ESS9023, AK4399EQ, AK4490EQ, AK4495SEQ, LC7881, SM5872, SM5840.
Ezek jórésze kész moduláris panelon van, illetve ami még nincs, az ilyen próbaanelen viszonylag gyorsan összerakható. A tápok is modulárisak.
Az I2S bemenetü DAC-ok kvázi-szabvány I2S tüskesor csatin keresztül tápláltatók (GND-MCLK-LRCK-BCK-DATA), illetve a külön adatcsatornás DAC-nál (GND-MCLK-LRCK-BCK-DATAL-DATAR). Ezekhez érdemes dupla szalagkábelt használni, minden egyes jelvezeték közé egy GND szálat hagyni.

Avatar
hodyka
Hozzászólások: 491
Csatlakozott: 2016.03.25. 21:48
Tartózkodási hely: Biharkeresztes

#35 Re: FPGA alapú jelfeldolgozó

Hozzászólás Szerző: hodyka » 2016.04.26. 16:36

miczo írta:Sanyának külön köszönet ezért a projektért és a teljeskörü megosztásért, jómagam nem biztos hogy belevágtam volna egy ilyen területbe (FPGA). De így, hogy a van aki a tervezési és hardwares buktatókat már sikeresen átugrotta, nagyobb a kedv. :D Mondjuk hozzám a programozás része közelebb van, azt talán hamarabb elsajátítom, mint a nagyfrekvenciás áramkörtervezést. Ahhoz tényleg komoly tapasztalat kell.

Nekem az alábbi DAC-ok vannak itthon amivel tuduk próbálni: PCM56P-K, PCM61P, PCM69, PCM63P-K, PCM1702-K, PCM5102, WM8741, AD1860N-K, AD1865N-K, AD1862N-J, TDA1541AR1, TDA1543, TDA1545, SAA7321, ESS9023, AK4399EQ, AK4490EQ, AK4495SEQ, LC7881, SM5872, SM5840.
Ezek jórésze kész moduláris panelon van, illetve ami még nincs, az ilyen próbaanelen viszonylag gyorsan összerakható. A tápok is modulárisak.
Az I2S bemenetü DAC-ok kvázi-szabvány I2S tüskesor csatin keresztül tápláltatók (GND-MCLK-LRCK-BCK-DATA), illetve a külön adatcsatornás DAC-nál (GND-MCLK-LRCK-BCK-DATAL-DATAR). Ezekhez érdemes dupla szalagkábelt használni, minden egyes jelvezeték közé egy GND szálat hagyni.

PCM58-at kihagytad :D
Denon DN-C635, USB CM6631A I2s OUT, AK4495 i2S DAC, TDA8950 D Class 2x150 watt, Videoton DC 4588

miczo
Hozzászólások: 244
Csatlakozott: 2016.03.06. 07:47
Tartózkodási hely: Miskolc

#36 Re: FPGA alapú jelfeldolgozó

Hozzászólás Szerző: miczo » 2016.04.26. 17:28

PCM58-at kihagytad :D
Ja igen, pedig az nem rossz chip. Meg pár régebbi is akad még, mint TC9237, uPD6376, TD6720, CXD1161, MN6475A.
Bár azt hiszem mindegyik nem lesz kipróbálva, de CD játszók kapcsán már értek meglepetések, hogy egyszerübb DAC áramkörök mennyire jól bírnak szólni direkt kimenetes, passzív I/V-s üzemmódban.

Avatar
DöG
Hozzászólások: 63
Csatlakozott: 2016.04.06. 18:08
Tartózkodási hely: Budapest

#37 Re: FPGA alapú jelfeldolgozó

Hozzászólás Szerző: DöG » 2016.04.27. 17:12

Nem tudom, mennyire hülye ötlet, de ha ilyen "rugalmas" az áramkör, akkor esetleg lehetne multi kimenetes DAC-ot is csinálni: több db, (akár lassabb) multibites DAC-ra időeltolással "átlapolva" kiadni a jelet, kimenetüket összegezni (pl. közös I/V). Így elvileg:
-javul a jel/zaj /egyrészt (félig)parallel üzem miatt gyökN-ed alapzaj; másrészt a glitch is -sűrűbb, kisebb amplitúdóra osztódik- (a többi, stabil állapotban lévő kimenet csillapítja -leosztja- az éppen átváltót); harmadrészt -mivel lassabban járnak a D/A-k: a ki/be-kapcsolási stabilizációs jelenségek is kisebb időhányadban zavarnak (torzítás)/.
-időbeli átlapolódás miatt talán csökkennie kéne az eredő fáziszajnak is...
-érzésem szerint kvázi aluláteresztő szűrőként is simulna a kimenet (időlefolyás, és amplitúdóváltozás tekintetében is)

...Így gondolom, csak azt nem tudom, hogy ez tényleg így lenne-e? :oops:

(Ha már úgyis tud nagy frekis, illetve nagy felbontású jelet kezelni a DSP, és képes több D/A-t hajtani -növelve a kimeneti bit felbontást- akkor talán ezt is ki lehetne próbálni...) :roll:

Toto
TotoWood Lab
Hozzászólások: 1381
Csatlakozott: 2016.02.14. 16:26

#38 Re: FPGA alapú jelfeldolgozó

Hozzászólás Szerző: Toto » 2016.04.27. 18:23

Emeljük a tétet!
23 bit!

Ha már úgyis nekikezdünk az FPGA-s megoldásnak, akkor legyen már némi értelme! Ez csatornánként 8 darab D/A felhasználását fogja jelenteni.
4-4 szétválasztva. Ugye szimmetrikusan alkalmazva.

Így lényegében csak egy bitet fűrészelünk le, az utolsót, az LSB-t. Illetve persze 8388600 a maximum felvehető értéke a 8388607 helyet.

Azon gondolkoztam, hogy 8 darab D/A-t már nem lenne szabad egy tápról járatni, szóval 4-es csoportokban lennének, persze fontos, hogy
nagy feszt ne kapjanak, nem olcsó mulatság ez, és ott van mellette a beszerzés is, amely kezd szépen megszűnni. Az internet felfedezte az AD1862 chipeket.

Avatar
Sanya
Hozzászólások: 132
Csatlakozott: 2016.03.09. 07:44
Tartózkodási hely: Dunakeszi / Sopron
Kapcsolat:

#39 Re: FPGA alapú jelfeldolgozó

Hozzászólás Szerző: Sanya » 2016.04.27. 20:43

DöG írta:Nem tudom, mennyire hülye ötlet, de ha ilyen "rugalmas" az áramkör, akkor esetleg lehetne multi kimenetes DAC-ot is csinálni: több db, (akár lassabb) multibites DAC-ra időeltolással "átlapolva" kiadni a jelet, kimenetüket összegezni (pl. közös I/V). Így elvileg:
-javul a jel/zaj /egyrészt (félig)parallel üzem miatt gyökN-ed alapzaj; másrészt a glitch is -sűrűbb, kisebb amplitúdóra osztódik- (a többi, stabil állapotban lévő kimenet csillapítja -leosztja- az éppen átváltót); harmadrészt -mivel lassabban járnak a D/A-k: a ki/be-kapcsolási stabilizációs jelenségek is kisebb időhányadban zavarnak (torzítás)/.
-időbeli átlapolódás miatt talán csökkennie kéne az eredő fáziszajnak is...
-érzésem szerint kvázi aluláteresztő szűrőként is simulna a kimenet (időlefolyás, és amplitúdóváltozás tekintetében is)

...Így gondolom, csak azt nem tudom, hogy ez tényleg így lenne-e? :oops:

(Ha már úgyis tud nagy frekis, illetve nagy felbontású jelet kezelni a DSP, és képes több D/A-t hajtani -növelve a kimeneti bit felbontást- akkor talán ezt is ki lehetne próbálni...) :roll:
Az elgondolás jó, pár kiegészítést tennék hozzá. Az előnyöket nem vitatom, de azt nem szabad elfelejteni, hogy az összegzett kimenet elméletben egy számtani középnek fog megfelelni az előző és az aktuális mintából. Azaz a kimeneti számtani közép sohasem fogja a valós jel értékét képviselni. A változás irányától és sebességétől függően kisebb vagy nagyobb mértékben el fog térni. Kérdés az, hogy a felsorolt előnyök vajon megérnek-e ennyit.

Én akkor már azt csinálnám, hogy nem fele órajellel hajtanám meg a két DAC-ot, hanem a bitminta idejének felével eltolva adnám a két DAC-ra az aktuális mintát. Ezzel látszólag megduplázva a mintavételi frekvenciát, valójában egy lineáris interpolációt valósítanék meg az analóg oldalon. A minták száma nem változna, az eltolás miatt minden valós minta között lenne egy köztes minta a számtani közép értékkel, de ezt nem digitálisan számolnám hanem az áramösszegző alakítaná ki a DAC kimenetén. Így szerintem meg lehet tartani a jelalakhűséges és az általad említett előnyöket is.

Gyakorlatban viszont biztosítani kell a DAC-ok nagyon pontos együtt futását. Ez Toto elképzelése esetében is igaz. Véleményem szerint az egy csoportba tartozó DAC-ok tápfeszültség ellátása (a nagyon pontos együtt futás miatt) sem lehet különböző! Ha feltételezzük, hogy a DAC kimenete 1V-os, és a DAC 20 bites felbontású, akkor 1LSB pontosan 0,95uV (mikroVolt). Azaz legalább ennyire pontosan kell a DAC-oknak együtt futniuk. Szerintem ezt nem olyan egyszerű kivitelezni, de pontosan ezen áll vagy bukik az egész elgondolás. Persze a DAC-ok linearítás hibáját sem szabad figyelmen kívül hagyni, hiszen az sem lehet nagyon eltérő. Még az is lehet, hogy válogatni kellene a DAC-okat ugyanolyan paraméterekre. Ami szerintem gyakorlatilag kivitelezhetetlen.

Toto
TotoWood Lab
Hozzászólások: 1381
Csatlakozott: 2016.02.14. 16:26

#40 Re: FPGA alapú jelfeldolgozó

Hozzászólás Szerző: Toto » 2016.04.27. 20:53

Nézzük az alábbi blokk diagramot.
NR1, NR2 láb.
Ezeket kötelezőszerűen kell összekötni, és természetesen egy tápról járatni... valószínűleg mind a 8-at.
NR1 - referencia feszültség, NR2 - előfeszültség
Csatolmányok
ADDA2.PNG
ADDA2.PNG (19.44 KiB) Megtekintve 897 alkalommal
ADDA.PNG
ADDA.PNG (19.88 KiB) Megtekintve 897 alkalommal

Avatar
Sanya
Hozzászólások: 132
Csatlakozott: 2016.03.09. 07:44
Tartózkodási hely: Dunakeszi / Sopron
Kapcsolat:

#41 Re: FPGA alapú jelfeldolgozó

Hozzászólás Szerző: Sanya » 2016.04.28. 12:49

Ok. A próféta szóljon belőled.

Bár ezek szerint akkor az összes olyan DAC ami nem rendelkezik hasonló funkcionalítással bíró lábbal, kiesik a megvalósíthatóságból.
Mondván ezek együtt futását akkor nem lehet biztosítani.

Toto
TotoWood Lab
Hozzászólások: 1381
Csatlakozott: 2016.02.14. 16:26

#42 Re: FPGA alapú jelfeldolgozó

Hozzászólás Szerző: Toto » 2016.04.28. 14:17

AD1862 chip valóban egy igazi mérnöki darab, megfelelő +-12V analóg táppal, illetve ilyenfajta kivezetésekkel, beépített 3 bit to 7 bit decoderrel (MSB részén) a kisebb torzítás miatt kisebb hangerőkön.

Többi chipnél nincs, vagy nem igen van meg ez a két láb.

Toto
TotoWood Lab
Hozzászólások: 1381
Csatlakozott: 2016.02.14. 16:26

#43 Re: FPGA alapú jelfeldolgozó

Hozzászólás Szerző: Toto » 2016.05.01. 09:38

Rézfaszú bagoly írta:Tápban a LT3042 jó megoldás, mert a referencia nem feszültség, hanem áram, azaz bármilyen kimeneti feszültség esetén ugyanazt a zajtényezőt tudja, mellesleg a PSRR is jó 10MHz-ig.
Neked mi a véleményed a 23 bit kivitelezéséről? Nem az értelmét kérdezem, hanem a megvalósíthatóságát, az előbb leírt ötlet szerint...

Avatar
Rézfaszú bagoly
Hozzászólások: 212
Csatlakozott: 2016.03.25. 10:05
Tartózkodási hely: Bubo Cupropenis barlang, Gerecse hegység

#44 Re: FPGA alapú jelfeldolgozó

Hozzászólás Szerző: Rézfaszú bagoly » 2016.05.01. 12:37

Nincs kellő tapasztalatom és elegendő elméleti tudásom ezen probléma megoldását illetően, engem egy dac csip belülről nem érdekel, csak amit kívül mérek és hallok. Persze a hallás szubjektív, kevés a fogódzó, (majdnem) hiába az élő zene tapasztalat, a felvételeket nem a hangzáshűség jegyében készítik, ennek számos oka van, erről majd máskor, másutt.

Toto
TotoWood Lab
Hozzászólások: 1381
Csatlakozott: 2016.02.14. 16:26

#45 Re: FPGA alapú jelfeldolgozó

Hozzászólás Szerző: Toto » 2016.05.01. 14:17

Sanya írta:Ok. A próféta szóljon belőled.

Bár ezek szerint akkor az összes olyan DAC ami nem rendelkezik hasonló funkcionalítással bíró lábbal, kiesik a megvalósíthatóságból.
Mondván ezek együtt futását akkor nem lehet biztosítani.
Szerintem maradjunk mégis a 22 bitnél. Ez összesen 8 chip felhasználását fogja jelenteni, másiknál 16 chipet kellene felhasználni.
Tegyük fel, hogy valamiért elszáll a táp, a 8 chipnél... vagy valamiért nem lesz jó az NR lábak összekötése. Szóval biztonságosabb a 22 bit sajnos.
És így könnyebb lesz a gyakorlati kivitelezése is.

Avatar
Sanya
Hozzászólások: 132
Csatlakozott: 2016.03.09. 07:44
Tartózkodási hely: Dunakeszi / Sopron
Kapcsolat:

#46 Re: FPGA alapú jelfeldolgozó

Hozzászólás Szerző: Sanya » 2016.05.01. 17:59

Toto:
Szerintem kellene egy kapcsolási vázlat arról, hogy hogyan gondolod az DAC-ok áram összegző fokozatát. Így jobban elképzelhető lenne, hogy mit szeretnél.

A "maradjunk a 22 vagy 23 bites változatnál" pedig teljesen lényegtelen, ez nem egy eldöntendő kérdés. A bemeneti I2S jelfolyamban az érvényes bitek száma úgyis beállítás kérdése, ami igazodik a kimenetén lévő DAC felbontásához. Azaz ha van egy 20 bites DAC, akkor értelem szerűen 20 érvényes bittel fog dolgozni a logika. Hogy az esetlegesen fennmaradó bitekkel mi történik, az az elsődleges DAC számára lényegtelen.

Tehát ha a beállítás 20 fő bitre történik, akkor az elsődleges kimeneten (1 kimenet) megjelenik a DAC számára a 20 bites jelfolyam (szükség esetén plusz egy invertált kimeneten is). A 21,22,23 bittel pedig az FPGA "eljátssza" azt az algoritmust amit kitaláltál. Ennek eredményeként keletkezik plusz 7 kimenet. Amiket vagy felhasználsz, vagy nem. Ha csak 21 bites (dupla DAC) konfigurációt szeretnél használni, akkor értelem szerűen a megfelelő plusz kimenetet (1, 5 kimenet) használod fel, a 22 bites (quad DAC) konfigurációt szeretnél használni, akkor a megfelelő négy kimenetet (1,3,5,7 kimenet), és így tovább. Tehát az FPGA logikája csinálni fogja azt amit elvársz tőle, hogy használod-e vagy sem az rajtad áll. Ez a plusz funkcionalitás az alap működést nem érinti, és nem is befolyásolja.

Toto
TotoWood Lab
Hozzászólások: 1381
Csatlakozott: 2016.02.14. 16:26

#47 Re: FPGA alapú jelfeldolgozó

Hozzászólás Szerző: Toto » 2016.05.01. 18:06

Rendben, lerajzolom.

Toto
TotoWood Lab
Hozzászólások: 1381
Csatlakozott: 2016.02.14. 16:26

#48 Re: FPGA alapú jelfeldolgozó

Hozzászólás Szerző: Toto » 2016.05.01. 18:55

Íme. Gyakorlatilag még módosulhat a kapcsolás, viszont nagy vonalakban biztosan így nézne ki.
A fordítva bekötött áramgenerátor természetesen csak a szoftveres "invertálást" jelenti.
Csatolmányok
AD1862 22bit.PNG
AD1862 22bit.PNG (34.65 KiB) Megtekintve 685 alkalommal

Avatar
Sanya
Hozzászólások: 132
Csatlakozott: 2016.03.09. 07:44
Tartózkodási hely: Dunakeszi / Sopron
Kapcsolat:

#49 Re: FPGA alapú jelfeldolgozó

Hozzászólás Szerző: Sanya » 2016.05.02. 07:58

Köszi a rajzot.

Első körben csak az merült fel bennem, hogy a DAC-nak nem okoz problémát az áramgenerátoros kimenetének ilyen jellegű párhuzamos kapcsolása? Tudom, hogy elvileg a két kimenet között minimális a különbség az X és X+1 minta miatt, de szerintem célszerű mindig Worst Case-re (legrosszabb esetre) méretezni, azaz mi van abban az esetben ha jelentősen eltér a két kimeneti érték egymástól. Akkor gyakorlatilag rövidzárba kerül a kimenet, vagy legalább is az áramgenerátor belső ellenállása miatt nagyon nagyon áram fog átfolyni a kimeneteken. KD mester-nek mi a véleménye erről?

Konzol
Hozzászólások: 1029
Csatlakozott: 2016.03.23. 18:47
Tartózkodási hely: Miskolc

#50 Re: FPGA alapú jelfeldolgozó

Hozzászólás Szerző: Konzol » 2016.05.02. 10:20

Áramgenerátor belső ellenállása nagyon nagy - ideális esetben végtelen. Az árama nem mehet el, hanem áramgenerátorra jellemző értéken kell maradnia. Párhuzamosításnál a kimenő áramok összegződnek, a terhelésre az eredőjük kerül.

Válasz küldése

Ki van itt

Jelenlévő fórumozók: nincs regisztrált felhasználó valamint 6 vendég